作為一種半導體IP產品，UltraSoC的監(jiān)測與調試解決方案可為基于CHI Issue B規(guī)范的下一代一致性緩存SoC設計提供可靠的測試并幫助解決問題，從而使客戶能夠受益于CHI Issue B規(guī)范的增強功能，增強其安全性、數(shù)據吞吐量和延遲。處理一致性問題對于復雜系統(tǒng)的設計人員正變得越來越重要，因而UltraSoC被選為今年ARM TechCon大會上該話題的發(fā)言人，該項活動將于2017年10月24-26日在Santa Clara會議中心舉行。

　　通過為CHI Issue B提供支持，UltraSoC延續(xù)了提供功能豐富的系統(tǒng)級監(jiān)測與調試解決方案這一路線，其解決方案的性能遠遠超過諸如ARM的CoreSight等供應商特有系統(tǒng)。設計人員能夠采用UltraSoC的產品來作為一種“全面覆蓋”，從而可以獲得其傳統(tǒng)調試系統(tǒng)沒有提供的功能，或者能夠選用UltraSoC來完全代替這些系統(tǒng)。這種整體性的調試方式在多核設計中尤其大有裨益，因為UltraSoC提供了對所有常見的不同CPU架構的支持，并支持諸如RISC-V這樣的開源處理器平臺。

　　“CHI是一種越來越重要的協(xié)議，可為SoC的片上內聯(lián)網絡提供關鍵性能;但是它也是一種在設計中極具挑戰(zhàn)性的標準，特別是在推出Issue B這一新版本后。”UltraSoC首席技術官GadgePanesar表示。“簡單的統(tǒng)計數(shù)字性能是有用的，但是還遠遠不夠;這就需要像UltraSoC這樣專注于監(jiān)測與調試的團隊，為此推出一種解決方案來提供支持。這是ARM生態(tài)體系能夠提供的巨大能量，即客戶可以通過選擇UltraSoC這樣的第三方解決方案提供商，利用其專業(yè)能力來幫助設計人員快速而便捷地立即解決諸如一致性設計這樣的問題。”

　　現(xiàn)代的SoC，特別是那些應用于高度復雜的數(shù)據中心、企業(yè)級IT系統(tǒng)或者汽車應用中的芯片，依賴于完美無瑕的、高效的、帶有片上網絡匯集中心的內部互聯(lián)技術。AMBA 5 CHI規(guī)范的開發(fā)理念，就是為了確保這種內部互聯(lián)不會因流量和系統(tǒng)復雜度提升而成為一種瓶頸。設計人員能夠根據功耗、性能和芯片面積要求，來選擇如何實現(xiàn)CHI。但是在這些SoC設計與系統(tǒng)選擇中，往往存在可能影響系統(tǒng)性能的各種潛在問題，例如與緩存一致性相關的流量問題等等。通過使用UltraSoC針對CHI Issue B開發(fā)的監(jiān)測IP，這些復雜SoC的設計人員能夠快速檢查性能，同時診斷和預測這類問題。

　　CHI Issue B規(guī)范集成了一系列可直接用于改善延遲和吞吐量的重大更新，其中兩項最重大的提升分別是遠原子操作和緩存隱藏。遠原子操作支持內部互聯(lián)實現(xiàn)對共享數(shù)據的高頻率更新;緩存隱藏是為了實現(xiàn)低延遲通道，而支持加速器或者輸入輸出器件在一個CPU緩存中隱藏關鍵數(shù)據。UltraSoC在去年就發(fā)布了針對早先的(Issue A)AMBA 5 CHI NoC規(guī)范的業(yè)界首款監(jiān)測與調試IP產品，為片上內部互聯(lián)擴展了其協(xié)議感知監(jiān)測器產品系列，并可同時支持NoC聯(lián)網網絡的調試與微調。自那時起，UltraSoC與多家領先的客戶密切合作，開發(fā)出了可以用于驗證協(xié)議客制化實現(xiàn)方式的CHI Issue B解決方案，以加速芯片設計的整體集成，并可調節(jié)NoC來將總線的開銷降到最低。