為提供行動(dòng)通訊及物聯(lián)網(wǎng)（IoT）應(yīng)用的設(shè)計(jì)及分析能力和跨晶粒（Cross-die）互動(dòng)建模，Cadence宣布針對(duì)臺(tái)積電(TSMC)先進(jìn)晶圓級(jí)整合式扇出（InFO）封裝技術(shù)推出更優(yōu)化的全面整合設(shè)計(jì)流程。
 
　　Cadence產(chǎn)品工程事業(yè)群資深總監(jiān)Steve Durrill表示，目前有許多行動(dòng)通訊及IoT顧客想要部署臺(tái)積公司InFO技術(shù)的系統(tǒng)。 透過與臺(tái)積的密切合作，我們得以幫助雙方的共同客戶縮短設(shè)計(jì)及驗(yàn)證周期時(shí)間，讓客戶能夠更快將創(chuàng)新可靠的SoC推出上市。
 
　　此次強(qiáng)化流程中使用的工具包括OrbitIO互連設(shè)計(jì)器、系統(tǒng)級(jí)封裝（SiP）布局、QuantusTM QRC萃取解決方案、SigrityTM XtractIM技術(shù)、Tempus時(shí)序簽核解決方案、實(shí)體驗(yàn)證系統(tǒng)（PVS）、Voltus-Sigrity封裝分析、Sigrity PowerDC技術(shù)及Sigrity PowerSI 3D-EM萃取選項(xiàng)。
 
　　新流程能夠協(xié)助系統(tǒng)單芯片（SoC）設(shè)計(jì)人員于單窗口支持多種制程結(jié)構(gòu)環(huán)境下，快速將全系統(tǒng)的多晶粒及InFO封裝中產(chǎn)生網(wǎng)表：OrbitIO互連設(shè)計(jì)器有效運(yùn)用臺(tái)積公司InFO技術(shù)整合多晶粒設(shè)計(jì)，產(chǎn)生可直接用于電氣和時(shí)序詳細(xì)分析等后續(xù)設(shè)計(jì)步驟的頂層網(wǎng)表。
 
　　也可直接自封裝設(shè)計(jì)數(shù)據(jù)庫產(chǎn)生標(biāo)準(zhǔn)寄生交換格式（Standard Parasitic Exchange Format，SPEF），大幅簡化時(shí)序簽核：傳統(tǒng)方法需要將InFO封裝設(shè)計(jì)數(shù)據(jù)庫轉(zhuǎn)換為 IC設(shè)計(jì)數(shù)據(jù)庫方能產(chǎn)生SPEF，Sigrity XtractIM技術(shù)卻可自動(dòng)產(chǎn)生異質(zhì)InFO系統(tǒng)的SPEF，藉此加快時(shí)序簽核程序并縮短上市時(shí)間。
 
　　臺(tái)積公司設(shè)計(jì)基礎(chǔ)架構(gòu)營銷事業(yè)部資深協(xié)理Suk Lee表示，Cadence專為TSMC InFO技術(shù)所開發(fā)的流程能夠?yàn)樾枰谟邢蕹叽缫?guī)格中增加帶寬的顧客提供幫助。 此一整合式設(shè)計(jì)流程包括能夠滿足此一市場需求的全套Cadence數(shù)字、簽核與客制IC流程技術(shù)，此合作將協(xié)助顧客以更高效率達(dá)成設(shè)計(jì)目標(biāo)。